2026-10-26 · Fuente：Tom's Hardware
El fabricante de memoria también desarrolla HBM vertical y memoria de inferencia en el borde diseñada para situarse directamente sobre los procesadores, una hoja de ruta con consecuencias directas para el empaquetado de aceleradores de IA.
Micron ha tachado el 4F2 de la lista. El fabricante de memoria ha rechazado el diseño de celda compacta como su camino hacia la DRAM de próxima generación y ancla en cambio la hoja de ruta en dos tecnologías muy distintas: la unión de obleas y la litografía EUV High-NA.
El rechazo es el detalle más revelador del plan. El 4F2 describe una disposición de celda más compacta que reduciría el área de silicio que consume cada bit almacenado, y adoptarlo es una de las palancas convencionales de la industria para estirar la densidad de la DRAM. Micron ha decidido no tirar de esa palanca. En su lugar, la compañía pretende llevar a su futura producción de DRAM la unión de obleas —que une obleas para que la memoria pueda apilarse y conectarse a escala de oblea— y el EUV High-NA, el siguiente paso en resolución de trazado por ultravioleta extremo.
Ninguna de las dos tecnologías se presenta como el estado final. Micron encuadra la unión de obleas y el EUV High-NA como el puente hacia una transición más fundamental: llevar la DRAM a tres dimensiones con memoria de estructura vertical, un cambio que la compañía espera que se despliegue a lo largo de los próximos años.
La hoja de ruta lleva una segunda vía, explícitamente orientada a la IA. Junto a la evolución convencional de la DRAM, Micron desarrolla memoria de alto ancho de banda vertical, refundiendo el HBM como una estructura de orientación vertical, junto con un concepto aparte que llama memoria vertical de inferencia en el borde: memoria diseñada para integrarse directamente sobre los procesadores. Integrar la capacidad de inferencia en la propia pila del procesador, en vez de adjuntarla como un componente separado, es el tipo de cambio de empaquetado que podría remodelar cómo se construyen los sistemas de IA de borde y de cliente.
Para quien planifique compras de infraestructura de IA a varios años, la secuencia es la señal real: Micron espera que el escalado convencional corra primero a través de la unión de obleas y del EUV High-NA, con la memoria 3D y el apilamiento integrado en el procesador llegando después dentro de una ventana que la compañía mide en años.
Etiquetas: Micron · DRAM · HBM · High-NA EUV · Wafer Bonding · 3D DRAM
萬安算交所 AIXX · AIXX · Exchange verificado · Ir al mercado